```
1/3/1
           (Item 1 from file: 351)
DIALOG(R) File 351: Derwent WPI
(c) 2006 Thomson Derwent. All rts. reserv.
015556588
             **Image available**
WPI Acc No: 2003-618743/200358
XRAM Acc No: C03-168849
XRPX Acc No: N03-492821
  Field effect transistor manufacture involves forming level raising layers
  on drain and source regions by chemical-mechanical polishing and etching
  deposited silicon film
Patent Assignee: NEC CORP (NIDE ); NIPPON ELECTRIC CO (NIDE ); LEE J W
  (LEEJ-I); TAKEMURA H (TAKE-I)
Inventor: LEE J W; TAKEMURA H
Number of Countries: 102 Number of Patents: 005
Patent Family:
Patent No
              Kind
                     Date
                             Applicat No
                                            Kind
                                                   Date
                                                             Week
                   20030821
                                                 20030213
                                                            200358
WO 200369678
               Α1
                             WO 2003JP1478
                                             Α
                                                 20020218
                                                            200366
JP 2003243415
              Α
                   20030829
                             JP 200239464
                                             Α
AU 2003211950 A1
                   20030904
                             AU 2003211950
                                             Α
                                                 20030213
                                                            200428
                                                   20030213
US 20050098831 A1
                   20050512
                             WO 2003JP1478
                                              Α
                                                            200532
                             US 2004499224
                                             Α
                                                 20040617
                   20050504 CN 2003802028
                                                 20030213
                                                           200558
CN 1613151
               Α
                                             Α
Priority Applications (No Type Date): JP 200239464 A 20020218
Patent Details:
                                     Filing Notes
Patent No Kind Lan Pg
                         Main IPC
WO 200369678 Al J 40 H01L-029/78
   Designated States (National): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA
   CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN
   IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ OM
   PH PL PT RO RU SC SD SE SG SK SL TJ TM TN TR TT TZ UA UG US UZ VC VN YU
   ZA ZM ZW
   Designated States (Regional): AT BE BG CH CY CZ DE DK EA EE ES FI FR GB
   GH GM GR HU IE IT KE LS LU MC MW MZ NL OA PT SD SE SI SK SL SZ TR TZ UG
   ZM ZW
                    13 H01L-021/336
JP 2003243415 A
                       H01L-029/78
                                     Based on patent WO 200369678
AU 2003211950 A1
US 20050098831 A1
                       H01L-021/00
CN 1613151
                       H01L-029/78
            Α
```

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-243415

(43)Date of publication of application: 29.08.2003

(51)Int.CI.

H01L 21/336 H01L 21/28 H01L 29/786

(21)Application number: 2002-039464

(71)Applicant : NEC CORP

(22)Date of filing:

18.02.2002

(72)Inventor: RI JONUU


TAKEMURA HISASHI

(54) SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME

(57)Abstract:

PROBLEM TO BE SOLVED: To prevent a parasitic resistance increase in source/drain regions by forming an upheaved layer on each of source/drain regions without using any photolithography process and without the fear of a short in a FET having a thin-film

SOLUTION: An element-isolation insulating film 7, which is taller than the semiconductor layer (SOI layer) 3, is formed surrounding the island-shaped semiconductor layer 3, while gate electrodes 5a, 8a which are taller than the element-isolation insulating film 7 are formed on the semiconductor layer 3. A polycrystalline silicon film 11 is deposited on the whole surface [(a)]. By chemical-mechanical polishing and etching-back, upheaved layers 11a, 11b which are lower in height than the element-isolation insulating film 7 are formed on the source/drain regions 3a, 3b [(b)]. Silicide layers 13a, 13c are formed on the gate electrode and the upheaved layers [(c)]. An interlayer insulating film 14 is formed, and metal electrodes 16 are formed [(d)].



LEGAL STATUS

[Date of request for examination]

14.01.2005

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

四公開特許公報 四

(11)特許出願公開番号 特開2003-243415

(P2003-243415A) (43)公開日 平成15年8月29日(2003.8.29)


(51) Int. C1. 7	識別記号	FΙ	テーマコード (参考
H01L 21/336		H01L 21/28	301 D 4M104
21/28	301	29/78	616 J 5F110
29/786			617 K
	•		621
			616 S
		審査請求	未請求 請求項の数15 OL (全13頁)
(21)出願番号	特願2002-39464(P2002-39464)	(71)出願人	000004237
	·		日本電気株式会社
(22) 出顧日	平成14年2月18日(2002.2.18)		東京都港区芝五丁目7番1号
		(72)発明者	李 ジョンウー
			東京都港区芝五丁目7番1号 日本電気株
			式会社内
		(72)発明者	武村 久
			東京都港区芝五丁目7番1号 日本電気株
			式会社内
		(74)代理人	
			弁理士 尾身 祐助
			且级万计级人
			最終頁に続く

(54) 【発明の名称】半導体装置およびその製造方法

(57)【要約】

【課題】 薄膜のSOI層を有するFETにおいて、ソース・ドレイン領域の寄生抵抗の増加を防止する。ソース・ドレイン領域上のせり上げ層を、リソグラフィ工程を用いることなく、且つ、短絡の恐れなく形成できるようにする。

【解決手段】 島状に加工された半導体層(SOI層)3を囲む、半導体層3より高い素子分離絶縁膜7を形成し、半導体層3上に素子分離絶縁膜7より高いゲート電極5a、8aを形成する。全面に多結晶シリコン膜11を堆積する〔(a)〕。化学的機械研磨及びエッチバックにより、ソース・ドレイン領域3a、3b上に、素子分離絶縁膜7より低いせり上げ層11a、11bを形成する〔(b)〕。ゲート電極上とせり上げ層上にシリサイド層13a~13cを形成する〔(c)〕。層間絶縁膜14を形成し金属電極16を形成する〔(d)〕。



30

【特許請求の範囲】

【請求項1】 絶縁膜または絶縁基板上に素子分離絶縁膜により囲繞されて形成された、チャネル領域とソース・ドレイン領域とを有する半導体層と、前記チャネル領域上にゲート絶縁膜を介し、側壁絶縁膜に囲まれて形成されたゲート電極と、前記ソース・ドレイン領域上に前記素子分離絶縁膜と前記ゲート電極とに囲まれて形成された、導電性材料からなるせり上げ層とを有する半導体装置において、前記ゲート電極の表面高さは前記素子分離絶縁膜の表面高さより高く、かつ、前記せり上げ層の10表面高さは前記素子分離絶縁膜の表面高さ以下であることを特徴とする半導体装置。

【請求項2】 前記せり上げ層が多結晶シリコン膜、または、多結晶シリコン膜およびその上に形成された金属シリサイド膜、または、多結晶シリコン膜およびその上に形成された金属膜、または、金属シリサイド膜、または、金属膜よりなることを特徴とする請求項1に記載の半導体装置。

【請求項3】 前記半導体層の膜厚が30nm以下であることを特徴とする請求項1または2に記載の半導体装 20 置。

【請求項4】 前記ゲート電極が、2層の多結晶シリコン膜、または、2層の多結晶シリコン膜およびその上に形成された金属シリサイド膜、または、2層の多結晶シリコン膜およびその上に形成された金属膜よりなることを特徴とする請求項1~3のいずれかに記載の半導体装置。

【請求項5】 前記せり上げ層の膜厚が30nm以上であることを特徴とする請求項1~4のいずれかに記載の 半導体装置。

【請求項6】 (1) 絶縁膜または絶縁基板上にチャネル領域とソース・ドレイン領域となる半導体層を囲繞する前記半導体層以上の膜厚を有する素子分離絶縁膜を形成する工程と、

- (2)前記半導体層上にゲート絶縁膜を介して表面高さが前記素子分離絶縁膜の表面高さより高いゲート電極を 形成する工程と、
- (3)前記半導体層上に、前記素子分離絶縁膜と前記ゲート電極とによって囲まれた、表面高さが前記素子分離 絶縁膜の表面高さ以下の導電性のせり上げ層を選択的に 40 形成する工程と、を有することを特徴とする半導体装置 の製造方法。

【請求項7】 前記第(2)の後、前記第(3)の工程に先立って、前記ゲート電極の側面と前記素子分離絶縁膜の側面に側壁絶縁膜を形成する工程が付加されることを特徴とする請求項6に記載の半導体装置の製造方法。

【請求項8】 前記第(3)の工程は、導電性膜を堆積 する工程と、エッチング、または、化学的機械研磨(C MP; chemical mechanical polishing) およびエッチ ングにより不要の導電性膜を除去する工程を含んでいる 50

ことを特徴とする請求項6または7に記載の半導体装置の製造方法。

【請求項9】 前記せり上げ層を多結晶シリコンにより 形成し、前記第(3)の工程の後、前記せり上げ層上に 金属シリサイド膜を形成する工程が付加さことを特徴と する請求項6~8のいずれかに記載の半導体装置の製造 方法。

【請求項10】 前記ゲート電極を多結晶シリコンにより形成し、前記第(2)の工程を行うに際し、前記ゲート電極上にマスク絶縁膜を形成しておき、前記第(3)の工程の後、前記マスク絶縁膜を除去し、前記せり上げ層上に金属シリサイド膜を形成する工程の際に同時にゲート電極上にも金属シリサイド膜を形成することを特徴とする請求項9に記載の半導体装置の製造方法。

【請求項11】 前記第(1)の工程と前記第(2)の 工程とを総合した工程は、

- (a) 半導体層上にゲート絶縁膜を介して第1のゲート 形成材料層と、マスク絶縁膜となる第1の絶縁膜とを堆 積する工程と、
- (b) 前記第1の絶縁膜と前記第1のゲート形成材料層と前記半導体層とを島状にパターニングする工程と、
- (c)素子分離絶縁膜となる第2の絶縁膜を全面に堆積した後少なくとも前記第1の絶縁膜の一部を除去するように化学的機械研磨を行って前記島状の半導体層を囲続する素子分離絶縁膜を形成する工程と、
- (d)前記第1の絶縁膜が存在している場合にはこれを除去した後、第2のゲート形成材料層とマスク絶縁膜となる第3の絶縁膜を堆積し、前記第3の絶縁膜、前記第2のゲート形成材料層および前記第1のゲート形成材料層をパターニングして、表面にマスク絶縁膜を有するゲート電極を形成する工程と、を有することを特徴とする請求項6~10のいずれかに記載の半導体装置の製造方法

【請求項12】 (1) 絶縁膜または絶縁基板上に形成された半導体層上にゲート絶縁膜を介して第1のゲート形成材料層とマスク材料層とを堆積する工程と、

- (2) 前記マスク材料層と前記第1のゲート形成材料層 と前記半導体層とを島状にパターニングし、形成された 素子分離溝を素子分離絶縁膜で埋設する工程と、
- (3) 前記マスク材料層と前記第1のゲート形成材料層とをパターニングして第1のゲート電極を形成する工程と、
- (4) 前記素子分離絶縁膜の側面と、前記マスク材料層と前記第1のゲート電極との積層体の側面に第1の側壁 絶縁膜を形成する工程と、
- (5) 前記半導体層上の前記第1の側壁絶縁膜に囲まれた凹部内を導電性のせり上げ層と犠牲充填物とで埋設する工程と、
- (6) 前記マスク材料層を除去した後、第2のゲート形成材料層を堆積しこれをパターニングして第2のゲート

40

電極を形成する工程と、を有することを特徴とする半導体装置の製造方法。

【請求項13】 前記第(6)の工程の後、少なくとも前記せり上げ層上の前記犠牲充填物を除去し、前記第2のゲート電極の側面に第2の側壁絶縁膜を形成し、前記せり上げ層と前記第2のゲート電極の上表面に金属シリサイド層を形成する工程が付加されることを特徴とする請求項12に記載の半導体装置の製造方法。

【請求項14】 前記マスク材料層が、シリコン窒化膜であり、前記犠牲充填物がシリコン酸化膜または金属膜 10であることを特徴とする請求項12または13に記載の半導体装置の製造方法。

【請求項15】 前記第(5)の工程が、

(a)全面に導電性材料を堆積し、エッチング、または、化学的機械研磨およびエッチングを行って、前記導電性材料を前記凹部の深さ以下の膜厚に残してせり上げ層を形成する工程と、

(b) 犠牲充填物となる材料を堆積し、化学的機械研磨を行って前記凹部内を犠牲充填物で埋め込む工程と、を有することを特徴とする請求項12~14のいずれかに 20記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体装置およびその製造方法に関し、特にシリコン・オン・インシュレータ(以下、SOIと略す)層を有するSOI基板上に形成されたMOSFETおよびその製造方法に関する。

[0002]

【従来の技術】半導体支持基板上に絶縁膜(多くは酸化 膜)を介して単結晶半導体層(シリコン層)を有するS OI基板を用いてMOSFETを形成すると、ソース領 域やドレイン領域下に絶縁膜が形成されているために寄 生容量を通常のバルク基板を用いて形成した場合よりも 小さくすることが可能である。従って、SOI基板を用 いてLSIを製作することは素子の高速化に有利であ り、そのためこの手法は広く採用されるようになってき ている。一般にSOI基板を用いたMOSFETはゲー ト下のSOI層を完全に空乏化させて動作させる完全空 乏型とSOI層を完全には空乏化させず中性領域が残し た状態で動作させる部分空乏型がある。部分空乏型FE Tはバルク基板を用いたプロセスに準じた形成方法で作 成できる利点は有るものの、電気的に基板と分離された 中性領域が残るために、中性領域の電位が動作条件によ って変わり動作電流が変動するいわゆる基板浮遊効果が 発生し回路設計が難しくなる。一方、完全空乏型FET は中性領域が無いためにチャネル下の電位が変動せず安 定した回路動作ができる利点がある。

【0003】しかし、完全空乏化型トランジスタでは、 ラフィ系 部分空乏化型のトランジスタよりもパンチスルーおよび してコル 短チャネル効果による特性劣化が起こりやすいため、こ 50 成する。

れらに対する対策として、SOI層膜厚を薄くする必要 がある。一般に完全空乏化動作を維持するためにはSO I 層膜厚はゲート長の1/4以下とする必要があること が知られている。従って、ゲート長が0. 1ミクロンで はSOI膜厚を25nm以下とする必要がある。ところ がSOI膜厚が薄くなるとソース・ドレイン領域の厚さ が薄くなり、ソース・ドレイン抵抗が増大することにな る。特にソース・ドレイン領域上に金属シリサイド層を 形成するとシリコン層の全膜厚がシリサイド化されシリ サイドの凝集や断線が発生しやすくなり、寄生抵抗が増 大する問題が発生する。この現象はSOI膜厚が30n m以下になると顕著になることが我々の研究で分かって いる。この寄生抵抗の増大を防止するにはソース・ドレ イン領域のシリコン層を局所的に厚くすることが有効で ある。そのために選択的エピタキシャル成長によりソー ス・ドレイン領域上にシリコン層を成長させる方法が提 案されている(例えば、特開2000-223713号 公報)。この従来技術を図面を参照して以下に説明す

【0004】図12 (a) ~ (d) は、上述した従来例 の工程順断面図である。シリコンよりなる支持基板1上 に酸化膜よりなる埋め込み絶縁膜2が形成され、その上 に半導体層3が形成されてなるSOI基板を用意し、図 12 (a) に示すように、活性領域となる半導体層3を 素子分離絶縁膜7cで分離した後、半導体層3上にゲー ト絶縁膜4を形成し、その上に多結晶シリコン膜とシリ コン窒化膜よりなるマスク絶縁膜9を堆積し、これらを パターニングしてゲート電極22を形成する。その後、 マスク絶縁膜9付きゲート電極22の側面に側壁絶縁膜 10を形成する。次に、図12(b)に示すように、H Clを含むシリコン成長CVD条件で選択的に単結晶シ リコンを例えば50nmの膜厚に成長させて、せり上げ 層11e、11fを形成する。そして、チャネル領域と なる半導体層と逆の導電型の不純物原子をイオン注入法 により半導体層3に添加し、ソース・ドレイン領域3 a、3bを形成する。次に、図12(c)に示すよう に、マスク絶縁膜9を除去した後、全面に例えばコバル トをスパッタ法により30nm~100nm厚に堆積し 加熱処理を施すことによりコバルトシリサイド層13 a、13b、13cを形成する。その後、余剰のコバル トをエッチング除去し選択的にコバルトシリサイド層を 残す。その後、図12(d)に示すように、例えば酸化 膜よりなる層間絶縁膜14をCVD法により堆積する。 この後化学的機械研磨法(CMP法)により表面を平坦 化することもある。その後、選択的に層間絶縁膜14に コンタクト開口部15a、15bを形成する。その後、 Al等の金属をスパッタ法により堆積し、フォトリソグ ラフィ法によりパターニングしてコンタクト開口部を介 してコバルトシリサイド層に接触する金属電極16を形

[0005]

【発明が解決しようとする課題】上述した選択エピタキ シャル成長法によりせり上げ層を形成する方法では、図 12 (b) に示されるように、成長端にファセットが生 じそのために低抵抗のせり上げ層の形成が困難となって いた。また、選択エピタキシャル成長にはそれに適した 特別なCVD装置が必要でありコストが増加する問題が 有った。また、ファセットが形成しない条件でシリコン を成長させた場合には選択性が劣化するため、短絡を防 止するには特別なリソグラフィエ程が必要となる。選択 10 成長を行わずになおかつリソグラフィ工程を必要としな いせり上げ層の形成方法として、素子分離絶縁膜を半導 体層(SOI層)より高く形成しておき、CVDとCM Pなどによりゲート電極と素子分離絶縁膜によって形成 される凹部内にシリコンなどの導電性材料を埋め込む方 法も提案されている。しかし、この場合、ゲート電極と せり上げ層の表面高さが一致するため、シリサイド層を 形成した際に短絡が発生しやすいことが問題となる。本 発明の課題は、上述した従来技術の問題点を解決するこ とであって、その目的は、第1に、低抵抗なせり上げ層 を形成しうるようにしてソース・ドレイン領域に係る寄 生抵抗の低減化を図ることであり、第2に、リソグラフ ィ工程を用いることなく短絡の可能性が低いせり上げ層 を形成しうるようにすることである。

5

[0006]

【課題を解決するための手段】上述の目的を達成するた め、本発明によれば、絶縁膜または絶縁基板上に素子分 離絶縁膜により囲繞されて形成された、チャネル領域と ソース・ドレイン領域とを有する半導体層と、前記チャ ネル領域上にゲート絶縁膜を介し、側壁絶縁膜に囲まれ て形成されたゲート電極と、前記ソース・ドレイン領域 上に形成された、導電性材料からなるせり上げ層とを有 する半導体装置において、側壁絶縁膜に囲まれて形成さ れたゲート電極の表面高さは前記素子分離絶縁膜の表面 高さより高く、かつ、前記せり上げ層の表面高さは前記 素子分離絶縁膜の表面高さ以下であることを特徴とする 半導体装置、が提供される。そして、好ましくは、前記 せり上げ層は、多結晶シリコン膜、または、多結晶シリ コン膜およびその上に形成された金属シリサイド膜、ま たは、多結晶シリコン膜およびその上に形成された金属 膜、または、金属シリサイド膜、または、金属膜により 形成さあれる。

【0007】また、上述の目的を達成するため、本発明によれば、(1)絶縁膜または絶縁基板上にチャネル領域とソース・ドレイン領域となる半導体層を囲繞する前記半導体層以上の膜厚を有する素子分離絶縁膜を形成する工程と、(2)前記半導体層上にゲート絶縁膜を介して表面高さが前記素子分離絶縁膜の表面高さより高いゲート電極を形成する工程と、(3)前記半導体層上に、前記素子分離絶縁膜と前記ゲート電極とによって囲まれ 50

た、表面高さが前記素子分離絶縁膜の表面高さより低い 導電性のせり上げ層を選択的に形成する工程と、を有す ることを特徴とする半導体装置の製造方法、が提供され る。

【0008】また、上述の目的を達成するため、本発明 によれば、(1)絶縁膜または絶縁基板上に形成された 半導体層上にゲート絶縁膜を介して第1のゲート形成材 料層とマスク材料層とを堆積する工程と、(2)前記マ スク材料層と前記第1のゲート形成材料層と前記半導体 層とを島状にパターニングし、形成された素子分離溝を 素子分離絶縁膜で埋設する工程と、(3)前記マスク材 料層と前記第1のゲート形成材料層とをパターニングし て第1のゲート電極を形成する工程と、(4)前記素子 分離絶縁膜の側面と、前記マスク材料層と前記第1のゲ ート電極との積層体の側面に第1の側壁絶縁膜を形成す る工程と、(5)前記半導体層上の前記第1の側壁絶縁 膜に囲まれた凹部内を導電性のせり上げ層と犠牲充填物 とで埋設する工程と、(6)前記マスク材料層を除去し た後、第2のゲート形成材料層を堆積しこれをパターニ ングして第2のゲート電極を形成する工程と、を有する ことを特徴とする半導体装置の製造方法、が提供され

[0009]

【発明の実施の形態】次に、本発明の実施の形態について実施例に即し図面を参照して詳細に説明する。

[第1の実施例] 図1(a)~(e)および図2(a)~(d)は、本発明の第1の実施例の半導体装置の製造方法を示す工程順の模式的断面図である。まず、図1

(a) に示すように、シリコンなどよりなる支持基板1 上に例えば100nm厚の酸化膜よりなる埋め込み絶縁 膜2が形成され、その上に例えばシリコンよりなる半導 体層3が5nm~60nm厚に形成されてなるSOI基 板を用意する。ここで、SOI基板はシリコン基板中に 酸素をイオン注入して形成するSIMOX (separated by im planted oxygen) 法によるものでも張り合わせにより形 成したものでも構わない。また、SOS(silicon on sa pphire) 等のように、絶縁性基板上に半導体層を設けた ものであってもよい。次に、例えばイオン注入法により 半導体層3中に不純物原子を添加しチャネル領域を形成 するに適した不純物濃度とする。そして、半導体層3上 に例えば熱酸化により約10nm厚のゲート絶縁膜4を 形成し、その上に例えば多結晶シリコンを約50nm厚 に堆積して第1のゲート材料層5を形成し、さらにシリ コン窒化膜6を約100nm厚に形成する。次に、図1 (b) に示すように、素子領域となる半導体層3および ゲート絶縁膜4および第1のゲート材料層5およびシリ コン窒化膜6を異方性エッチングにより島状に加工す

【0010】その後、酸化膜などの絶縁膜(7)を約200mm厚にCVD法などの成膜法により全面に堆積

し、さらに化学的機械研磨(CMP)により絶縁膜

(7) およびСMPのストッパー膜となるシリコン窒化 膜6の一部を研磨・平坦化して島状半導体層3を囲む素 子分離絶縁膜7を形成する。これにより素子分離絶縁膜 7を半導体層3よりも盛り上がった構造に形成すること が可能である。次に、図1(c)に示すように、燐酸な どによりシリコン窒化膜6を選択的にエッチングした 後、CVD法により多結晶シリコン膜よりなる第2のゲ ート材料層 8 を約 1 0 0 n m厚に堆積する。次に、図 1 (d) に示すように、例えばシリコン窒化膜よりなるマ 10 スク絶縁膜9を約20nm厚に堆積した後、レジストな どをマスクとして、マスク絶縁膜9、第2のゲート材料 層8、第1のゲート材料層5を順次エッチング加工し て、第1、第2のゲート電極5a、8aを形成する。そ の後、酸化膜を例えば150nm厚にCVD法により堆 積し続いて異方性エッチングを行い側壁絶縁膜10を形 成する。この工程でゲート絶縁膜4の一部がエッチング される。なお、側壁絶縁膜10を形成する前に、半導体 層中にチャネル領域と同じ導電型の不純物原子を添加し てHalo領域を、あるいはチャネル領域とは反対導電型の 不純物原子を添加してソース・ドレインエクステンショ ン領域を形成しても構わない。

【0011】次に、図2(a)に示すように、多結晶シリコン膜11をCVD法により約300nm厚に堆積する。次に、図2(b)に示すように、化学的機械研磨法により多結晶シリコン膜11を平坦化しその後、多結晶シリコン膜11をエッチングし図のように素子分離絶縁膜7とゲート電極に囲まれた凹部に多結晶シリコン膜よりなるせり上げ層11aおよび11bを形成する。このように素子分離絶縁膜7が半導体層よりも盛り上がった30構造となっていることにより、多結晶シリコン膜を化学的機械研磨する工程でソース・ドレイン領域となる半導体層3上の膜厚は均一に形成することが可能となる。また、このせり上げ領域の厚さは30nm以上とすることにより抵抗の増大を抑制することが可能となる。

【0012】次に、イオン注入法によりチャネルと反対 導電型の不純物原子を第2のゲート電極8 a および第1 のゲート電極5 a およびせり上げ層11a、11bに添加し例えば1000℃、10秒の加熱処理を行うことにより、多結晶シリコン膜に導電性を付与すると共に半導40体層3に反対導電型のソース・ドレイン領域3 a および3 bを形成する。次に、図2(c)に示すように、マスク絶縁膜9を除去した後(マスク絶縁膜9の除去はイオン注入工程の前であってもよい)、全面に例えばコバルトをスパッタ法により30nm~100nm厚に堆積し加熱処理を施すことによりコバルトシリサイド層13a、13b、13cを形成する。その後、余剰のコパルトをエッチング除去し選択的にコバルトシリサイド層を残す。この際に、せり上げ層の上表面とゲート電極の上表面との間には、高低差があるため、さらに、マスク絶50

緑膜9の除去部分に凹部が形成されることにより、両者間の短絡は防止される。その後、図2(d)に示すように、例えば酸化膜よりなる層間絶縁膜14をCVD法により堆積し、必要に応じて化学的機械研磨により表面を平坦化する。その後、選択的に層間絶縁膜14をエッチング除去してコンタクト開口部15 c は図示無し)を形成する。その後、金属膜の堆積とそのフォトリソグラフィによるパターニングにより、コンタクト開口を介してシリサイド層と接触した金属電極16を形成する。図3に本願発明の第1の実施例の平面図を示す。図中A-B間の断面図が図2(d)である。

【0013】このように、素子分離絶縁膜7が半導体層 3よりも盛り上がった構造とすることにより、ソース・ ドレイン領域上のせり上げ材料をCVD法による成膜と CMP法による平坦化とエッチングにより自己整合的に ソース・ドレイン領域上に形成することが可能となる。 従来の方法のように選択エピタキシャル成長を用いる必 要がなく、特殊な加工をする必要もない。さらに選択エ ピタキシャル成長法で問題となっているファセットの発 生が原理的に起こり得ないために抵抗が全面的に低減で きる利点がこの構造により可能となる。また、素子分離 絶縁膜を半導体層よりも盛り上げることにより、盛り上 がっていない構造の場合必要となる、フォトレジストな どによるパターニングが必要なく工程が簡略化出来る 上、図3に示すように、ソース・ドレイン領域とせり上 げ領域の位置づれがなく隣接した領域とのマージンを短 縮化することが可能となることによる微細化も可能とな る利点が有る。また、ゲート電極の表面高さをせり上げ 層の表面高さより高くしておくことにより、さらにゲー ト電極上の側壁絶縁膜に囲まれた凹部にシリサイドを形 成するようにすることにより、面積を広げることなく (集積度を犠牲にすることなく)ゲート電極とソース・ド レイン領域間の短絡を効果的に防止することができる。 【0014】このように本願発明の半導体装置では、半 導体層3の膜厚が30nm以下となりソース・ドレイン 領域の寄生抵抗値が高くなるSOI基板を用いた場合で も、せり上げ層を自己整合的に任意の膜厚に形成するこ とが出来るためソース・ドレイン領域に係る寄生抵抗の 抵抗値を低減することができる。

【0015】[第2の実施例]図4は、本発明の第2の実施例の断面図である。第2の実施例の半導体装置は、支持基板1上に形成された埋め込み絶縁膜2と、シリコン膜よりなる半導体層3と、その一部に形成されたソース・ドレイン領域3a、3bと、半導体層3を取り囲む素子分離絶縁膜7と、半導体層3上に形成されたゲート絶縁膜4と、第1、第2のゲート電極5a、8aと、ゲート電極の側壁に形成された側壁絶縁膜10と、素子分離絶縁膜7(およびその側壁絶縁膜10)とゲート電極(およびその側壁絶縁膜10)で囲まれた凹部に埋め込

まれて形成された金属シリサイド膜よりなるせり上げ層 11c、11dと、全面を被覆する層間絶縁膜14と、 層間絶縁膜14上に形成された、層間絶縁膜に開設され たコンタクト開口を介してせり上げ層11c、11dと 接触する金属電極16より構成されている。

【0016】第1の実施例ではせり上げ層が多結晶シリ コン膜より形成されていたのに対し、第2の実施例では 金属シリサイド膜により形成されている。このようにシ リコン層を形成することなく金属シリサイド層でせり上 げることによりより低抵抗のせり上げ層を実現すること 10 が可能となる。このせり上げ層は、コバルトシリサイ ド、タングステンシリサイド、モリブデンシリサイド、 チタンシリサイドなどにより形成することができる。ま た、この金属シリサイド膜に代えてタングステン膜やあ るいは窒化チタン膜などのパリア膜を介して形成された タングステン膜等の金属膜を用いてせり上げ層を形成し てもよい。金属膜を用いてせり上げ層を形成することに より一層の低抵抗化が可能となる。金属シリサイドや金 属のせり上げ層は、金属シリサイドや金属を堆積しCM P法により平坦化しエッチングを行うことにより容易に 20 形成することができる。このように本願発明では従来の 選択形成法では、シリコン膜よりも選択性が悪く選択成 長の難しい金属シリサイド膜や金属膜用いる場合にも、 リソグラフィ技術を用いることなくせり上げ層を形成す ることができる。また、アモルファスシリコンを堆積 し、熱処理を行うことによって多結晶化してこれを用い てせり上げ層を形成することも可能である。アモルファ ス膜に加熱処理を施すことによりグレインサイズの大き いシリコン層を形成することが可能となり、多結晶シリ コン膜を堆積して形成するせり上げ層よりも低抵抗化す 30 ることが可能である。

【0017】[第3の実施例] 図5 (a) ~ (e) および図6 (a) ~ (d) は、本発明の第3の実施例の半導体装置の製造方法を工程順に示した模式的断面図である。まず、図5 (a) に示すように、シリコンなどよりなる支持基板1上に、例えば100nm厚の酸化膜よりなる埋め込み絶縁膜2と、例えばシリコンよりなる5nm~60nm厚の半導体層3とが積層されてなるSOI基板を用意する。そして、例えばイオン注入法により半導体層3中に第1導電型の不純物原子をチャネル領域を形成するに適した濃度に添加した後、半導体層3上に例えば熱酸化により約10nm厚のゲート酸化膜4を形成し、その上に例えば多結晶シリコンからなる第1のゲート材料層5を約50nm厚に、さらにシリコン窒化膜6を約200nm厚に形成する。

【0018】次に、図5(b)に示すように、シリコン 窒化膜6、第1のゲート材料層5、ゲート絶縁膜4および半導体層3を異方性エッチングにより島状に加工し、 その後、酸化膜などの絶縁膜(7)を約300nm厚に CVD法などの成膜法により全面に堆積し、さらに化学 50

的機械研磨により、絶縁膜(7)および化学的機械研磨 のストッパー膜となるシリコン窒化膜6の一部を研磨・ 平坦化して素子領域の半導体層3を囲む素子分離絶縁膜 7を形成する。これにより素子分離絶縁膜7は半導体層 3よりも盛り上がった構造に形成される。次に、図5 (c) に示すように、通常のフォトリソグラフィ法によ り、ゲート形成領域上にマスクとなるレジスト膜(図示 無し)を形成しシリコン窒化膜6および第1のゲート材 料層 5 を異方性エッチング法により加工してシリコン窒 化膜6を表面に持つ第1のゲート電極5aを形成する。 レジスト膜を除去した後、シリコン酸化膜をCVD法に より例えば150nm厚に堆積し続いて異方性エッチン グを行って側壁絶縁膜10を形成する。この工程でゲー ト絶縁膜4の一部がエッチングされ半導体層3のソース ・ドレイン領域となる一部が露出される。なお、側壁室 化膜10を形成する前に半導体層中にチャネル領域と同 じ導電型の不純物原子を添加してHalo領域を、あるいは チャネル領域とは反対導電型の不純物原子を添加してソ ース・ドレインエクステンション領域を形成しても構わ ない。次に、図5 (d) に示すように、多結晶シリコン 膜(11)をCVD法により約300nm厚に堆積し、 化学的機械研磨により平坦化した後、多結晶シリコン膜 をエッチングし図のように素子分離絶縁膜とゲート電極 に囲まれた凹部に多結晶シリコン膜よりなるせり上げ層 11 a および 11 b を形成する。

【0019】このように素子分離絶縁膜7が半導体層3 よりも盛り上がった構造となっていることにより、多結 晶シリコン膜をCMPした工程で盛り上がった素子分離 領域の絶縁膜7がСMPのストッパーとなるだけでなく せり上げ層の膜厚を均一に形成することが可能となる。 また、このせり上げ層の厚さは30nm以上とすること により抵抗の増大を抑制することが可能となる。次に、 イオン注入法によりチャネルと反対導電型の不純物原子 をせり上げ層11a、11bに添加し、例えば1000 ℃、10秒の加熱処理によりソース・ドレイン領域3a および3 bを形成する。次に、図5 (e) に示すよう に、全面にCVD法により例えば酸化膜よりなる絶縁膜 (18) を堆積しСMP法によりせり上げ層11a、1 1 b上に選択的に残るように加工して犠牲絶縁膜18を 形成する。次に、図6 (a) に示すように、シリコン窒 化膜6を燐酸などを用いて選択的にエッチング除去し、 多結晶シリコン膜をCVD法により堆積しイオン注入に より導電性付与を行った後パターニングして第2のゲー ト電極8bを形成する。次に、図6(b)に示すよう に、第2のゲート電極8bをマスクとして(第2のゲー ト電極を形成する際に用いたレジストをマスクとしても よい)、犠牲絶縁膜18を異方性エッチングにより除去 し、せり上げ層11a、11bの表面を露出させる。次 いで、図6(c)に示すように、例えばシリコン酸化膜 を約50 nm厚に堆積し異方性エッチングを行って側壁 絶縁膜19を形成する。次いで、全面に例えばコバルトをスパッタ法により30nm~100nm厚に堆積し加熱処理を施すことによりコバルトシリサイド層13a、13b、13cを形成する。その後、余剰のコバルトをエッチング除去し選択的にコバルトシリサイド層を残す。次に、図6(d)に示すように、先の第1の実施例で説明したような方法と同様の方法により、層間絶縁膜14および金属電極16を形成することにより、本実施例の半導体装置の製造工程が完了する。図7に第3の実施例の平面図を示す。図中A-B間の断面図が図6

11

(d)である。図に示すように、本実施例では、ゲート電極上のシリサイド層13cが素子分離領域となる絶縁膜7上にも引き出されて形成することが可能となり、ゲート電極と金属電極を接続するコンタクト開口を絶縁膜7上に形成することができるため、素子の微細化、低抵抗化が可能となる。

【0020】[第4の実施例] 図8(a)~(e)およ び図9(a)~(d)は、本発明の第4の実施例の半導 体装置の製造方法を工程順に示した模式的断面図であ る。本実施例の図8(d)に示すまでの工程は、図5 (a)~(d)に示される第3の実施例の場合と同じで あるので、その説明は省略する。図8 (d) に示すよう に加工した後、図8(e)に示すように、スパッタ法に より全面にA1膜(20)を堆積し、せり上げ層11 a、11b上にのみ選択的に残るようにエッチバック (あるいは化学的機械研磨) して犠牲A1膜20を形成 する。次に、図9(a)に示すように、シリコン窒化膜 6を燐酸などを用いて選択的にエッチング除去し、多結 晶シリコン膜をCVD法により堆積しイオン注入を行っ て導電性を付与した後、パターニングして第2のゲート 30 電極8bを形成する。次に、図9(b)に示すように、 犠牲A1膜20をエッチング除去し、せり上げ層11 a、11bの表面を露出させる。次いで、図9(c)に 示すように、例えばシリコン酸化膜を約80nm厚に堆 積し異方性エッチングを行って側壁絶縁膜19を形成す る。次いで、全面に例えばコバルトをスパッタ法により 30 nm~100 nm厚に堆積し加熱処理を施すことに よりコバルトシリサイド層13a、13b、13cを形 成する。その後、余剰のコバルトをエッチング除去し選 択的にコバルトシリサイド層を残す。次に、図9 (d) に示すように、先の第1の実施例で説明したような方法 と同様の方法により、層間絶縁膜14および金属電極1 6を形成することにより、本実施例の半導体装置の製造 工程が完了する。

【0021】[第5の実施例]図10(a)~(f)および図11(a)~(f)は、本発明の第5の実施例の半導体装置の製造方法の工程順の模式的断面図である。まず、図10(a)に示すように、支持基板1上に膜厚約100nmの埋め込み絶縁膜2を介して膜厚5nm~60nmの半導体層(シリコン層)3が形成されてなる50

SOI基板上に、シリコン酸化膜21を約150nmの膜厚に堆積する。次に、図10(b)に示すように、シリコン酸化膜21および半導体層3の選択的エッチングを行ない、素子領域のシリコン酸化膜21と半導体層を島状に加工する。次に、図10(c)に示すように、CVD法によりシリコン窒化膜7aを、シリコン酸化膜21と半導体層3との合計膜厚よりも厚くなるように堆積する。

【0022】次に、図10(d)に示すように、化学的 機械研磨法により所定の量のシリコン窒化膜7aを研磨 した後に、プラズマエッチング法によりシリコン酸化膜 21 が表面に露出するまでシリコン窒化膜7aをエッチ ングして、上端部分が平坦化された構造を形成する。続 いて、図10(e)に示すように、フッ酸によりシリコ ン酸化膜21をエッチング除去して半導体層3の表面を 露出させる。次に、図10(f)に示すように、熱酸化 を行って半導体層3の表面にゲート絶縁膜4を形成した 後、CVDと化学的機械研磨を行って半導体層3上に多 結晶シリコンからなる第1のゲート材料層5を埋め込 む。この後に、図11(a)に示すように、CVD法を 用いて多結晶シリコンからなる第2のゲート材料層8 を、約80nmの膜厚に堆積し、その上に同じくCVD 法を用いてシリコン酸化膜からなるマスク絶縁膜9 a を 形成する。続いて、図11(b)に示すように、マスク 絶縁膜9aおよび第2、第1のゲート材料層8、5のパ . ターニングを行って第1、第2のゲート電極5a、8a を形成する。

【0023】次に、図11(c)に示すように、酸化膜を例えば150nm厚にCVD法により堆積し続いて異方性エッチングを行い側壁絶縁膜10を形成する。次に、図11(d)に示すように、多結晶シリコン膜をCVD法により約300nm厚に堆積し、化学的機械研磨法により平坦化した後、多結晶シリコン膜をエッチバックして素子分離絶縁膜7bとゲート電極に囲まれた凹部に多結晶シリコン膜よりなるせり上げ層11aおよび11bを形成する。

【0024】次に、イオン注入法によりチャネルと反対 導電型の不純物原子を第2のゲート電極8 a および第1 のゲート電極5 a およびせり上げ層11a、11bに添 40 加し例えば1000℃、10秒の熱処理を行うことによ り、ゲート電極およびせり上げ層に導電性を付与すると 共に半導体層3に反対導電型のソース・ドレイン領域3 a および3bを形成する。次に、図11(e)に示すよ うに、マスク絶縁膜9aを除去した後(マスク絶縁膜9 a の除去はイオン注入工程の前であってもよい)、全面 に例えばコバルトをスパッタ法により30nm~100 nm厚に堆積し加熱処理を施すことによりコバルトシリ サイド層13a、13b、13cを形成する。その後、 余剰のコバルトをエッチング除去し選択的にコバルトシ リサイド層を残す。この際に、せり上げ層の上表面とゲ

14

一ト電極の上表面との間には、高低差があるため、両者間の短絡は防止される。その後、図11(f)に示すように、例えば酸化膜よりなる層間絶縁膜14をCVD法により堆積し、必要に応じてCMP法により表面を平坦化した後、選択的に層間絶縁膜14をエッチング除去してコンタクト開口部15a、15bを形成し、金属膜の堆積とそのフォトリソグラフィによるパターニングにより、コンタクト開口を介してシリサイド層と接触した金属電極16を形成すれば、本実施例の半導体装置の製造工程が完了する。

13

【0025】以上、本願発明を好ましい実施例に基づいて説明したが、本発明はこれら実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内において適宜の変更が可能なものである。例えば、第1、第3~第5の実施例では、せり上げ層とゲート電極の双方にシリサイド層を形成していたがいずれか一方あるいは双方を多結晶シリコンのみで形成するようにしてもよい。また、多結晶シリコン膜の低抵抗化のためにシリサイド膜を形成していたが、シリサイド膜に代えて多結晶シリコン膜上に金属膜を形成して低抵抗化を実現してもよい。また、せり上げ層の凹部への埋め込みを実施例では、化学的機械研磨とエッチングの併用により行っていたが、エッチングのみにより行うようにしてもよい。

[0026]

【発明の効果】以上説明したように、本願発明の半導体装置は、素子分離絶縁膜をSOI層である半導体層よりも厚く形成し、かつ、ゲート電極を素子分離絶縁膜によって形成される凹部内にせり上げ層を形成するものであるので、リソグラフィエ程を用いることなく、ソース・ドレイン 30 領域上に厚い、従って低抵抗のせり上げ層を形成することが出来る。また、本発明によれば、せり上げ層の表面高さよりゲート電極の表面高さが高くなされるので、せり上げ層上とゲート電極上とに金属シリサイド膜を形成する場合にも、両者間の短絡を有効に防止することができる。

【図面の簡単な説明】


【図1】 本発明の第1の実施例の工程順断面図(その1)。


【図2】 本発明の第1の実施例の工程順断面図(その 40 2)。


- 【図3】 本発明の第1の実施例の平面図。
- 【図4】 本発明の第2の実施例の断面図。
- 【図5】 本発明の第3の実施例の工程順断面図(その1)。
- 【図6】 本発明の第3の実施例の工程順断面図(その 2)。
- 【図7】 本発明の第3の実施例の平面図。
- 【図8】 本発明の第4の実施例の工程順断面図(その1)。
- 10 【図9】 本発明の第4の実施例の工程順断面図(その2)。
 - 【図10】 本発明の第5の実施例の工程順断面図(その1)。
 - 【図11】 本発明の第5の実施例の工程順断面図(その2)。
 - 【図12】 従来例の工程順断面図。


【符号の説明】


- 1 支持基板
- 2 埋め込み絶縁膜
- 20 3 半導体層
 - 3a、3b ソース・ドレイン領域
 - 4 ゲート絶縁膜
 - 5 第1のゲート材料層
 - 5a 第1のゲート電極
 - 6、7a シリコン窒化膜
 - 7、7b、7c 素子分離絶縁膜
 - 8 第2のゲート材料層
 - 8a 第2のゲート電極
 - 9、9a マスク絶縁膜
- 10 10、19 側壁絶縁膜
 - 11 多結晶シリコン膜
 - 11a、11b、11c、11d、11e、11f せ り上げ層
 - 13a、13b、13c コバルトシリサイド層
 - 14 層間絶縁膜
 - 15a、15b、15c コンタクト開口部
 - 16 金属電極
 - 18 犠牲絶縁膜
 - 20 犠牲A1膜
 - 21 シリコン酸化膜
 - 22 ゲート電極


















【図12】



フロントページの続き

F 夕一ム(参考) 4M104 AA09 BB01 BB18 BB20 BB25 BB26 BB26 CC01 CC05 DD37 DD84 FF13 FF14 FF11 AA03 AA30 CC02 DD05 DD13 EE05 EE09 EE14 EE15 EE22 EE32 EE42 EE48 FF02 FF23 GG02 GG12 GG25 GG31 HK01 HK04 HK05 HK09 HK14 HK21 HK39 HK40 HK42 HM02 HM14 HM15 NN02 NN23 NN35 NN40 NN62 QQ11 QQ16 QQ17 QQ19

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
2 FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.